基于FPGA的UART设计
- 1.1 顶层设计
- 1.2 顶层架构
- 1.3 模块设计
- 1.3.1 锁相环倍频
- 1.3.2 UART FIFO
- 1.3.3 UART 发送模块
- 1.3.4 串口接收模块
- 1.3.5 UART 桥接模块
- 1.4 Modelsim 仿真
- 1.4.1 TX模块仿真波形
- 1.4.2 RX模块仿真波形
- 1.5 测试结果
采用一段式状态机来编写UART 的收发模块。实验功能：通过串口调试助手发送任意格式、长度数据给FPGA，FPGA接收到数据之后，在发送给串口调试助手，实验UART 环回测试。采用自顶向下的模块化设计来编写UART代码。
tool ：Quartus 17.1
modelsim : Modelsim-Altera
1.1 顶层设计
1.2 顶层架构
1.3 模块设计
1.3.1 锁相环倍频
1.3.2 UART FIFO
1.3.3 UART 发送模块
1.3.4 串口接收模块
1.3.5 UART 桥接模块
1.4 Modelsim 仿真
uart_tx 和uart_rx仿真文件和波形都保存在工程中，测试时，直接打开就可以查看仿真情况。
1.4.1 TX模块仿真波形
1.4.2 RX模块仿真波形
1.5 测试结果
代码下载链接
https://download.csdn.net/download/m0_37796894/12650869
本文地址：https://blog.csdn.net/m0_37796894/article/details/107492111
